Progettazione di un ASIC per l'estrazione contorni da una immagine digitalizzata
(Browser consigliato Internet Explorer)
Il lavoro qui presentato è stato svolto presso l'Università di Roma "La Sapienza" da:
Michele Marino (scrittura, simulazione e sintesi VHDL)
Mauro Laurenti (scrittura, compilazione e simulazione interprete)
Giorgio Lanzi (tensting, simulazione e validazione)
Tommaso Villani (tensting, simulazione e validazione)
La descrizione è divisa per argomenti partendo da una descrizione generale del problema per passare poi alla descrizione hardware attraverso il VHDL e alla descrizione software attraverso l'interprete (compilatore). In particolare la sezione relativa all'hardware descrive prima il codice VHDL, in secondo luogo una simulazione relativa ai segnali d'interesse e infine alla sintesi su FPGA. La sezione software riguarda invece la trasformazione delle immagini in un formato riconosciuto dal compilatore al fine di generare, in un secondo momento, il codice macchina relativo all'esecuzione dell'algoritmo.
1.) Realizzazione hardware/VHDL
Download disponibili:
Relazione relativa all'intero progetto (pdf)
Editor codice assembler/esadecimale